Laporan Akhir (Percobaan-1)
1. Jurnal[kembali]
De Lorenzo
- Logic State
Indikator logic state berfungsi untuk menguji apakah keluaran IC digital berlogika 1 atau 0. LED Bicolor menyala hijau bila keadaan logika 1 dan menyala Merah bila keadaan logika 0.
- Saklar SPDT
Kode / Istilah SPDT adalah singkatan dari Single Pole Double Throw. Jika di Bahasa Indoneisakan disebut satu sumber Dua arah. switch jenis ini menunjukan dapat menghubungkan dan memutuskan satu sambungan arus listrik pada dua arah sambungan. Salah satu saklar yang mengambil cara ini adalah saklar tukar. Hanya saja saklar tukar tidak memliki kondisi Off sedangkan SPDT sesungguhnya memiliki kondisi OFF.
- Logic Probe
Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan
mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur
oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus
menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat
ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).
mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur
oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus
menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat
ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).
- J-K Flip-Flop
JK flip-flop merupakan flip flopyang dibangun berdasarkan pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). JK flip flop dalam penyebutanya di dunia digital sering di tulis dengan simbol JK -FF.
- T Flip-Flop
T Flip-flop adalah rangkaian hasil penyederhanaa J-K Flip-flop. Pada jenis ini, Input J dan K dihubungkan sehingga T flip flop juga sering disebut dengan Single J-K Flip-Flop.
4. Prinsip Kerja Rangkaian[kembali]
Pada percobaan ini termasuk percobaan asynchronous binary counter 4 bit dengan 4 JK flip flop, inputnya clock, dan 2 saklar SPDT. Pada JK flip flop pertama inputnya terhubung dengan clock sedangkan pada JK flip flop kedua ketiga dan keempat inputnya terhubung dengan output Q pada flip flop sebelumnya. Rangkaian ini mendapatkan bilangan biner tidak terurut tetapi angka biner tersusun dari kiri ke kanan. Terdapat kaki set dan reset yang mana clock akan menghasilkan output dengan logika 0 dan 1 secara tidak berurutan.
6. Analisa[kembali]
1. Analisa output percobaan berdasarkan IC yang digunakan?
Jawab :
Pada percobaan IC yang digunakan ialah 74LS112 dan termasuk ke dalam JK flip flop. IC yang digunakan sebanyak 4 buah 74LS112, dengan input CLK IC pertama terhubung ke sumber CLK dan tiga IC lainnya input akan dihubungkan ke output JK flip flop sebelumnya. Input JK berlogika 1 mengakibatkan output dalam kondisi toggle dan akan berubah dalam waktu fall time yaitu input berubah dari 1 ke 0. Rangkaian termasuk ke dalam counter up dikarenakan hasil outputnya dari terkecil hingga terbesar yaitu 0-9 atau 0-15.
2. Analisa sinyal output yang dikeluarkan JK flip flop kedua dan ketiga?
Jawab :
Input JK flip flop kedua akan terhubung dengan output JK flip flop pertama dan input JK flip flop ketiga akan terhubung dengan output JK flip flop kedua. Hasil output dari JK flip flop kedua bergantung dengan output JK flip flop pertama dan hasil output JK flip flop ketiga bergantung juga dengan output JK flip flop sebelumnya. Outputnya akan berubah dari 1 ke 0 yang mana termasuk dalam keadaan fall time.
7. Link Download[kembali]
Download video Disini
Download html Disini
Download rangkaian Disini
Download datasheet 74LS112 Disini
Download datsheet SPDT Disini
Tidak ada komentar:
Posting Komentar