Laporan Akhir (Percobaan-1)
1. Jurnal[kembali]
De Lorenzo
- Saklar SPDT
Kode / Istilah SPDT adalah singkatan dari Single Pole Double Throw. Jika di Bahasa Indoneisakan disebut satu sumber Dua arah. switch jenis ini menunjukan dapat menghubungkan dan memutuskan satu sambungan arus listrik pada dua arah sambungan. Salah satu saklar yang mengambil cara ini adalah saklar tukar. Hanya saja saklar tukar tidak memliki kondisi Off sedangkan SPDT sesungguhnya memiliki kondisi OFF.
- Logic Probe
Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan
mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur
oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus
menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat
ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).
- Gerbang AND
Gerbang AND ini memerlukan dua atau lebih input untuk menghasilkan satu output. Jika semua atau salah satu inputnya merupakan bilangan biner 0, maka outputnya akan menjadi 0. Sedangkan jika semua input adalah bilangan biner 1, maka outputnya akan menjadi 1.
- Gerbang NOT
Gerbang logika NOT adalah gerbang logika yang bisa melakukan operasi peniadaan logika atau pembalik keadaan logika. Karena hal itulah, maka gerbang logika ini dinamakan gerbang logika NOT. Gerbang logika NOT juga dikenal sebagai rangkaian inverter. Gerbang logika NOT bisa ditemukan pada komponen listrik IC 7404. Tabel kebenaran gerbang logika NOT menggambarkan bahwa masukan berupa angka “0” akan menghasilkan keluaran berupa angka “1” dan jika masukan berupa angka “1” akan menghasilkan keluaran angka “1”.
- J-K Flip-Flop
JK flip-flop merupakan flip flopyang dibangun berdasarkan pengembangan dari RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). JK flip flop dalam penyebutanya di dunia digital sering di tulis dengan simbol JK -FF.
.png)
4. Prinsip Kerja Rangkaian[kembali]
Pada percobaan ini disusun 7 saklar, B5 dihubungkan ke input gerbang NOT serta B4 dan clock ke input gerbang AND. Lalu output kedua gerbang dihubungkan ke input flip flop pertama dan output terhubung ke input flip flop berikutnya sampai flip flop keempat. Clock flip flop terhubung ke output gerbang AND. Kemudian divariasikan input saklar sesuai dengan tabel di jurnal. Pada kondisi pertama diatur B3 sampai B6 nya 0, B0 dan B2 nya 1, dan B1 don't care. Kondisi yang didapatkan ialah SISO (Serial In Serial Out) karena jalur masuk dan keluaran data sama-sama berjumlah satu. Kondisi berikutnya diatur B3 sampai B6 nya 0, B1 nya don't care, B0 nya 1, dan B2 nya diatur dari 0 ke 1 atau sebaliknya. Didapatlah kondisinya SIPO (Serial In Paralel Out) dikarenakan memiliki satu inputan dan outputnya tergantung dari banyak flip flop yang digunakan. Kemudian kondisi nya B3 sampai B6 don't care, B1 0, dan B0 dan B2 nya 1. Kondisinya dalam keadaan PISO (Paralel In Serial Out) yang disebabkan menggunakan inputan sejumlah flip flop dan outputnya berjumlah satu. Terakhir dengan kondisi B3 sampai B6 don't care, B0 1, dan B1 dan B2 nya 0. Ini termasuk dalam kondisi PIPO (Paralel In Paralel Out) yaitu jalur masuk dan keluaran data sesuai dengan jumlah flip flop yang tersusun.
6. Analisa[kembali]
1. Analisa output yang dihasilkan tiap-tiap kondisi
Jawab :
Pada percobaan 1 termasuk dalam 4 kondisi shift register, yaitu :
a. SISO (Serial In Serial Out)
Pada kondisi ini data input pertama akan terbaca di clock 5 dengan data pertama yang keluar ialah LSB. Data ini dikeluarkan secara satu per satu sampai data tersebut keluar semuanya saat clock 8
b. SIPO (Serial In Paralel Out)
Pada kondisi ini data input LSB pertama akan keluar pada output ke clock 2 dan data keluar seluruhnya saat clock
c. PISO (Paralel In Serial Out)
Pada kondisi ini data input pertama akan keluar saat berada di clock 1 dan data sepenuhnya keluar di clock 5
d. PIPO (Paralel In Paralel Out)
Pada kondisi ini seluruh data diinputkan secara bersamaan dan output pun akan keluar secara bersamaan, sehingga output menghasilkan data keseluruhan di clock 1
2. Jika gerbang AND pada rangkaian di hapus, sumber clock dihubungkan langsung ke flip flop, bandingkan output yang didapatkan
Jawab :
Ketika rangkaian tidak terhubung dengan gerbang AND, didapatkan hasil outputnya akan sama dengan output yang terhubung rangkaian dengan gerbang AND
7. Link Download[kembali]
Download video Disini
Download html Disini
Download rangkaian Disini
Download datasheet 74111 Disini
Download datasheet gerbang NOT Disini
Download datasheet gerbang AND Disini
Download datsheet SPDT Disini
Tidak ada komentar:
Posting Komentar